聯發科創意 自建AI超算中心

圖／美聯社

聯發科、創意運算中心投資

AI不只改變模型訓練與應用場景，更重塑半導體產業本身。隨生成式AI與高效能運算（HPC）需求暴增，晶片設計流程正導入強化學習與生成式AI，設計週期由過往動輒18至36個月，逐步壓縮至數月甚至數週。設計成本與驗證時間的減少，讓ASIC晶片成爲可規模化的新趨勢，臺廠聯發科與創意相繼加碼算力基礎建設，提前卡位AI設計時代。

先進製程晶片設計成本動輒數億美元，其中人力成本逾五成，另有相當比例來自EDA工具與反覆驗證流程。晶片業者透露，導入AI後，可在短時間內生成大量佈局與繞線方案，透過演算法自動優化功耗、效能與面積（PPA），加速「設計收斂」，並降低流片（Tape-out）風險。形成用AI設計AI晶片，再用AI晶片加速AI的正向循環，逐漸成爲業界共識。

臺灣IC設計業積極進軍，聯發科與創意已開始投入算力基礎建設。創意所打造「圖靈中心」將於今年啓用。該中心位在苗栗竹南，於去年已陸續投入逾20億元打造機電工程及不斷電系統，隨客戶對ASIC需求提升，強化高功耗運算環境與電力備援，顯示其對未來AI ASIC設計與驗證量能的高度重視。

聯發科則斥資百億元，於苗栗銅鑼科學園區興建資料數據中心。據供應鏈指出，今年7月將完成第一期第二階段之機電工程，未來將採用輝達AI伺服器系統；市場解讀，此舉不僅爲內部AI研發所需，更是強化自有晶片設計能力的重要戰略投資。

業者分析，當晶片設計進入高度自動化階段，算力即成核心競爭力。擁有自建資料中心，可支援多版本晶片並行模擬與驗證，加快SoC與客製化ASIC開發節奏，對手機、車用與資料中心晶片皆具關鍵意義。

AI導入設計流程後，晶片開發將形成「模型優化晶片、晶片再優化模型」循環。未來晶片架構可依特定工作負載快速調整，從雲端推理、邊緣運算到機器人與自駕系統，都能透過更短的設計週期實現客製化。

此外，AI輔助設計也可能改寫產業分工。傳統Fabless模式強調設計與製造分離，未來則可能進一步走向高度自動化設計，人力重心轉向架構定義與系統整合。對臺系IC設計而言，掌握AI設計能力與自有算力，將成爲下一階段競爭門檻。