華為拚五年後推1.4奈米 發表半導體領域「韜（τ）定律」

華爲公司董事、半導體業務部總裁何庭波25日正式發佈指導半導體產業發展的全新「韜（τ）定律」，且首次披露將於今年秋季面世麒麟手機晶片「麒麟2026」的重要訊息。（人民日報）

美中科技戰持續，中國大陸科技巨頭華爲昨（25）日發表半導體領域新原則「韜（τ）定律」，並提出在2031年，也就是五年後設計出電晶體密度相當於1.4奈米制程的高端晶片。

韜定律改變了以往人們對半導體晶片生產圭臬「摩爾定律」的認知，也是大陸在全球半導體領域首次提出或能指導產業發展的新原則。

華爲公司董事、半導體業務部總裁何庭波昨在上海舉行的國際電路系統研討會上公佈「韜定律」。綜合陸媒和華爲官網消息，何庭波說，韜定律提出以「時間縮微」替代「幾何縮微」，以系統性降低時間常數（τ）爲目標，通過「邏輯摺疊」等創新技術，持續壓縮信號傳播時延，不斷提升電晶體密度。

基於該定律，華爲過去六年已成功設計並量產381款晶片，而今年秋季，華爲將發佈新的手機晶片「麒麟2026」，完整採用邏輯摺疊技術，大幅提升相關性能。據陸媒依據現場展示估算，該款晶片每平方毫米的晶片面積上，可以集成2.38億個晶體管，理論上與Intel 18A製程持平，接近初代臺積電3奈米（即N3製程）。

在華爲發佈韜定律的同一時間，何庭波也發佈「多層電子系統的時間縮放理論」的論文。他指出，幾何微縮時代已結束。未來十年，競爭力將不再來自「摩爾定律」，而是來自對整個多層電子系統的「時間」（τ）進行系統性的壓縮，而這將需要透過3D集成、光互連、記憶體語義架構和跨層協同。

延伸閱讀